第2章 基本論理回路

2-1 論理和(OR)回路

端子AまたはBのいずれかの一方にパルスが入力されると、端子Cにパルスが出力する。また、両端子に入力があっても、出力がある。

SW₁がH(+5[V])の場合、D₁はアノード電圧がカソード電圧より高いために導通状態になり端子Cにパルスが出力する。この場合、D₂はアノード電圧よりカソード電圧が高いために不導通状態になり、Cの電圧が接地されることはない。
また、SW₂がHでSW₁がLでも、同様に動作して、Cにパルスが出力する。
さらに、両SWがHでも、D₁及びD₂が共に導通状態となり、Cにパルスが出力する。
　しかし、両SWがLであれば、D₁及びD₂共に入力が無いために、Cにパルスは現れない。

目　次